Ziel der Forschungsanstrengungen des Lehrstuhls ist die Erarbeitung neuer Architektur-Strategien, Schaltungs-Konzepte und Entwurfs-Methoden für die Implementierung Energie- und Flächen-effizienter integrierter Schaltungen (”Chips“) in modernsten, sogenannten nanoskaligen CMOS-Technologien. Diese Strategien, Konzepte und Methoden werden an exemplarischen Anwendungen, bspw. im Bereich der hochratigen digitalen Signalverarbeitung, erarbeitet. Ein wesentlicher Schwerpunkt liegt dabei auf dem physikalisch orientierten Entwurf. Die am IDS beherrschte Entwurfskomplexität reicht in der aktuell verwendeten CMOS-Technologie mit 28 nm Strukturfeinheit bis zu 200 Millionen Transistoren. Anmerkungen zu den verschiedenen Forschungsbereichen finden Sie über das Menü.